実時間視覚処理のためのビジョンチップシステムの開発

鏡 慎吾[↑] 小室 孝^{↑↑} 石井 抱^{↑↑↑} 石川 正俊^{↑↑}

Development of a Vision Chip System for Real-Time Visual Processing

Shingo KAGAMI[†], Takashi KOMURO^{††}, Idaku ISHII^{†††}, and Masatoshi ISHIKAWA^{††}

あらまし 本論文では,汎用ビジョンチップを用いた実時間視覚処理システムのアーキテクチャと試作システムについて述べる.設計されたビジョンチップコントローラは,ビジョンチップにインストラクションを供給するとともに処理結果の情報を取得し,それをフィードバックするといった一連の処理をボトルネックなく行う. 新しく提案するストールの発生しないパイプラインアーキテクチャ SPARSIS (Stall-less Pipeline Architecture for Real-time Sensory Information processing System)の採用により,高い時間分解能での実時間性を保証することができる.試作されたシステムはクロック周波数40 MHz で動作し,100 ns の時間分解能を実現した.また実際にビジョンチップを実装して視覚処理実験を行った.

キーワード ビジョンチップ,高速ビジョン,並列処理,実時間処理

1. まえがき

論

Y.

ロボットビジョン,マルチメディア,マン・マシン インタフェースなど,高速かつ汎用なビジョンシステ ムへの需要が高まる中,光検出器(PD)と処理要素 (PE)を画素ごとに直結してワンチップ上に集積する ことによって画像入力におけるボトルネックを取り除 き,高速な視覚を実現するビジョンチップの研究が注 目を集めている.

これまでは主としてその集積化のしやすさから,ア ナログ回路を用いて固定の処理を行うビジョンチップ が数多く開発されてきた[1].しかし近年の半導体集積 技術の進歩をそのよりどころとして,ディジタル回路 を PE として採用したプログラマブルなビジョンチッ プの研究も行われている.例えば小室らは PE に汎 用な処理回路を用いながら高集積化を目指した S³PE (Simple and Smart, Sensory Processing Element)

Graduate School of Information Science and Technology, The University of Tokyo, 7–3–1 Hongo, Bunkyo-ku, Tokyo, 113–8656 Japan

^{†††} 東京農工大学工学部,小金井市

Faculty of Technology, Tokyo University of Agriculture and Technology, 2–24–16 Naka-cho, Koganei-shi, 184–8588 Japan アーキテクチャを提案している [2] . S³PE では外部か らインストラクション列を与えることにより,高速で なおかつ汎用な視覚情報処理を実現できる.

このような汎用ビジョンチップの実際の利用に際し ては,ビジョンチップにインストラクションを供給す るとともに処理結果の情報を取得し,それをフィード バックするといった一連の処理をいかにボトルネック なく行うかが重要となる.今後様々な分野へビジョン チップの応用を広げて行く上で,その潜在的能力を最 大限に引き出すことを可能とするためには,デバイス としてのビジョンチップの研究のみではなく,実際の アプリケーションとのインタフェースを含めたシステ ム全体について検討を行う必要がある.

実時間で視覚処理を行うシステムはこれまでも多数 のものが提案されている[3]~[5].しかしそのほとんど が実時間性として暗にビデオフレームレート(NTSC で 30 frames/s)を仮定しており,ビジョンチップで の処理に要求されるような,例えば1000 frames/sと いったレートでの処理や入出力,あるいはPDを能動 的に制御するといった場面で課せられる,ビジョンチッ プ特有の更に厳しい時間制約については考慮されてい ない.一方,他の汎用ビジョンチップの例を見ても中 心となるのはデバイスの研究であり[6],[7],システム としての在り方についての研究はあまり見られない.

我々は以上のようなことを踏まえ, $S^{3}PE$ アーキテ

[†] 東京大学大学院工学系研究科,東京都

Graduate School of Engineering, The University of Tokyo, 7-3-1 Hongo, Bunkyo-ku, Tokyo, 113-8656 Japan ^{††} 東京大学大学院情報理工学系研究科,東京都

クチャのビジョンチップを用いて,実際に様々なアプ リケーションシステムと接続して使用することを目的 とした実時間視覚処理システムの開発を行った.本論 文では,その設計方針とアーキテクチャ設計,及び試 作システムの開発について述べる.

2. ビジョンチップとその処理構造

2.1 ビジョンチップアーキテクチャ $S^{3}PE$

S³PE は,例えばビジュアルフィードバックを用い たロボット制御などに十分な1000 frames/s 以上のフ レームレートでの汎用な視覚処理を実現することを目 指したビジョンチップアーキテクチャである[2].

図1 にその概略を示す.画素ごとに配置された PE が外部から与えられたインストラクション列に従って SIMD 型制御で動作する構造で,各 PE はビットシリ アル ALU と24 ビットのローカルメモリをもち,4 近 傍の PE と直接通信可能である.回路的,アーキテク チャ的な様々な工夫により,汎用性を確保しながら回 路面積を小さく抑えている.

画像入力の A-D 変換もインストラクションに従っ て画素ごとに行う.蓄積された電荷が光電流によって 放電されることにより電位がしきい値を切るまでの時 間をソフトウェアでカウントする形になっており,専 用の A-D 変換回路を用意するのに比べて回路規模を 小さくできるのみならず,環境や目的に応じた柔軟な 処理を画像取得の段階から行うことができる.

現在 S³PE に基づいたビジョンチップとして, 0.35 μ m CMOS プロセスにて試作された 16 × 16 及び 24 × 24 画素のテストチップが動作確認されて いる [8], [9].同じ技術では 64 × 64 画素が 8 mm 角 のチップに集積可能であり,我々の当面の技術目標で ある.

2.2 ビジョンチップの処理モデル

ビジョンチップを用いて処理を行う場合の一般的な 処理モデルは図2のように考えられる.

- (1) 画像獲得
- (2) 画素ごとの SIMD 型並列演算
- (3) 特徵量抽出
- (4) 画素並列性をもたない逐次的・大域的演算
- (5) 特徴量のアプリケーションでの利用
- (6) (1)(2) へのフィードバック

例えばビジュアルフィードバックを用いたロボット の制御といった場面を考えると(1)(2)で取得した 画像の前処理や対象の抽出など,画素ごとのデータ並 列性を生かした処理が高速に行われ(3)(4)で対象 の重心などの特徴量が抽出される.これらの情報は, 必要に応じて並列度の低い処理を経て(5)でロボッ トへの指令値として用いられるのと同時に(6)とし







図 1 S³PE アーキテクチャ Fig. 1 S³PE architecture.

2.3 ビジョンチップシステム

きる.

ビジョンチップを様々なアプリケーションシステム に応用していく際,その能力を最大限に生かしきるた めには,前節で述べたような一連の処理をボトルネッ クなく実現することが要求される.これをそれぞれの アプリケーション自身が行うのは大きなオーバヘッド であり,また,アプリケーションシステムの処理能力, I/Oの速度によってビジョンチップの動作が制限され てしまう.

これを解決するため,ビジョンチップとそれ専用の 制御・処理系を統合した視覚処理システム — ビジョ ンチップシステムを導入する.ビジョンチップへのイ ンストラクションは,システム内のコントローラによ り安定して供給される.ビジョンチップの処理結果は コントローラが直ちに受け取り,特徴量への圧縮,逐 次的処理を経てアプリケーション側へ伝達する.プロ グラム制御もアプリケーションシステムからは独立し て行われ,処理結果に応じて遅延なくビジョンチップ の制御に反映することを可能とする.

これにより MHz オーダ以上の高速な動作はビジョ ンチップシステムの内部の閉じた環境で行われ,例え ばアプリケーションシステムとの間の情報交換はフ レームレート程度(kHz オーダ)の比較的遅いレート で行うことで,通信ボトルネックによる性能の低下や, アプリケーション側のオーバヘッドを回避できる.

我々はこれら各機能を実現するビジョンチップコン トローラの設計を行い,それを核としてビジョンチッ プシステムの開発を行った.以下ではそのアーキテク チャの詳細について述べる.

3. SPARSIS アーキテクチャ

3.1 設計方針

ビジョンチップシステムにおいて時間的に最もクリ ティカルなのはインストラクションの供給である.こ れには以下に述べるような時間的制約が課せられる.

-つはフレーム時間の制約である.例えばフレーム 時間1msといった高速な視覚処理を実現するために は,インストラクションがビジョンチップに十分高速 に供給され,各フレームごとの処理がその時間内に確 実に完了することが保証されなくてはならない.これ はビジョンチップシステムが必要とする実時間性の最 も端的な例である.

それに加えて、入力画像の A-D 変換のために PD の出力を読み出すなど,物理量のセンシングを直接制 御するインストラクションの実行タイミングについて は,これよりもはるかに厳しい時間的制約が課せられ る.2.1で述べたとおり, A-D 変換は PD の出力がし きい値を切るまでの時間をカウントすることで行われ る. 例えば光蓄積時間 1 ms で 8 ビットの A-D 変換を 行うためには,1msの間に255回のPD出力読出し を行う必要があるが、その各読出しタイミングが完全 に決定的でなければ, A-D 変換の結果はアプリケー ションの意図するものとは異なってしまう,更にダイ ナミックレンジの拡大や環境への適応のために PD 出 力読出しタイミングを動的に変化させることなどを考 えると、ビジョンチップへのインストラクションの供 給には極めて高い時間分解能での実時間性が要求され るといえる.

インストラクション供給の時間分解能を上げるため には,パイプライン化による単位時間当りのインスト ラクション発行数の向上が有効である.しかし,通常 のマイクロプロセッサにおけるパイプライン設計[10] では動的にストールが発生し,ビジョンチップが要求 するインストラクション発行タイミングの実時間性を 満たすことができない.

実行時間の動的な変動を排除した設計の試みは既に 見られ,例えば高性能計算を指向した並列処理用プロ セッサにおいて,プロセッサ間通信の同期の問題を解 決するために,静的スケジューリングの可能なパイプ ラインアーキテクチャが提案されている[11].しかし, 我々の目的であるビジョンチップの細粒度の実時間制 御を行うためには,インストラクション・入力データ の供給や出力データの取得といった制御フローもパイ プライン化する必要があり,逐次処理との相互間の干 渉も考慮に入れる必要が生じるため,既存の手法を単 純に適用するだけでは不十分である.

我々はビジョンチップコントローラのコアアーキ テクチャとして,ビジョンチップの制御フローをパイ プライン化し,逐次処理を行う RISC 型整数パイプ ラインに同期してそれを動作させ,なおかつ全体と してパイプラインストールが一切生じないよう留意 して設計されたアーキテクチャ SPARSIS (Stall-less Pipeline Architecture for Real-time Sensory Information processing System)を提案する.



図 3 SPARSIS のパイプライン構成 Fig. 3 Diagram of the SPARSIS pipeline.

3.2 SPARSIS のパイプライン構成

SPARSIS は図 3 に示すように整数パイプラインと SIMD パイプラインの 2 本のパイプラインをもつ.プ ログラムメモリから命令がフェッチされデコードされ ると,整数演算命令は整数パイプラインへ,ビジョン チップ上での SIMD 演算命令は SIMD パイプライン へと送られる.整数パイプラインはビジョンチップの 演算結果を用いてアプリケーションが要求するデータ を生成するほか,分岐条件やループカウンタなどプロ グラム制御に必要な値の演算等を行う.

整数パイプラインは,画像特徴量としてモーメント 量などを扱うのに十分な 32 ビット幅のデータパスを 有する.パイプラインの制御からは,例えば分岐予測 などの投機的要素は一切排除されている.分岐命令や ロード命令といった,フォワーディングでハザードの 回避できない命令については遅延スロットを設け,ス トールは全く生じない構成となっている.コンパイラ が遅延スロットを埋められない場合は無効命令が挿入 されるが,これはコンパイル時に確定するため実時間 性を損なわない.これにより毎サイクル必ず1命令が 発行され,内蔵されたタイマカウンタなどと組み合わ せることで,通常のマイクロプロセッサとリアルタイ ム OS の組合せでは実現し得ないインストラクション レベルでの実時間性保証が可能となる.

命令セットは,汎用レジスタ16本をもつRISC型の ロード/ストアアーキテクチャである.命令スケジュー リングのしやすさが,センサを制御するインストラク ションの実時間性保証に貢献できる.

主記憶は,プログラムメモリに関しては画像処理は 短いフレームの繰返しである点やフレーム内でも同じ 処理の繰返しが多い点,データメモリに関しては原則 として画像特徴量としてのスカラ量を扱う点などを考



図 4 SIMD パイプラインの動作タイミング Fig. 4 Timing chart of the SIMD pipeline.

慮し,容量を限定した上でアクセスのレイテンシが常 に一定となるよう構成されている.

ビジョンチップへ送られるインストラクションは, デコードされると直ちに SIMD パイプラインに発行 される.SIMD パイプラインは VA, VI, VO の各ス テージからなる.入力信号・インストラクションの前 処理を VA で行った後 VI でビジョンチップへ送り,必 要な場合は VO で後述する出力ユニットを制御し,出 力データの処理を行う.

このようにビジョンチップの制御もパイプライン化 されて行われるため,整数演算の結果を VA ステージ での前処理に用いる場合やビジョンチップの出力を整 数演算の入力とする場合など,整数 / SIMD 両パイプ ライン間でデータハザードが生じ得る.これを回避す るため,整数パイプライン内でのデータフォワーディ ングと同様に,パイプライン相互間についてもハザー ドの起こり得るステージ間でフォワーディングを行う.

S³PE は 1 インストラクションが 4 サイクルからな るため,整数パイプラインの 1 ステージ分のサイクル タイムを 4 分割し,4 回に分けてインストラクション バスに送出する.SIMD パイプラインの動作タイミン グを図 4 に示す.ビジョンチップの各 PE は送られた インストラクションに従って SIMD 型で並列に実行 する.

3.3 ビジョンチップのアドレッシング

VA ステージでは送出するインストラクションの前 処理が行われる.S³PE の場合,インストラクション はすべて3オペランド形式で,各オペランドでローカ ルメモリ内の絶対アドレスを指定する[2].そのため, ビジョンチップへ送るインストラクションをそのまま





の形でプログラムメモリ内に格納していたのでは,サ プルーチンの汎用性がなくなってしまう.

コンパイル時に解決可能なのであれば,すべて展開 してプログラムメモリに格納することで対応可能であ るが,前述したように主記憶の容量は限定されている ため,プログラムの肥大化は許容できない.また,動 的な処理内容の変化への対応もできなくなる.

そのため, 汎用レジスタの内容で各オペランドに 独立なオフセットを与えるディスプレイスメントアド レッシングを VA ステージで行う. これを図 5 に示す. ID ステージでフェッチした汎用レジスタの内容のうち 下位 15 ビットが 5 ビットずつ, ビジョンチップに与 える 3 オペランドへのオフセットとして用いられる. 汎用レジスタを用いることで柔軟性が高くなり, また, 命令間の依存も少なくなると期待できる.

これをアドレス計算と考えれば,ビジョンチップは 整数パイプラインのメモリアクセスと同じタイミン グで制御されていると見ることができる.整数パイプ ラインからはビジョンチップとの入出力をメモリマッ プとして扱い,また必要に応じて整数・SIMD パイプ ライン間でフォワーディングを行うことで,データハ ザードによるストールを回避することができる.

4. ビジョンチップシステムの構成

4.1 全体の構成

システム全体の構成を図 6 に示す.コントローラコ アは, SPARSIS に基づく 32 ビットのマイクロコント ローラである.ビジョンチップとの間のデータ入出力



図 6 システム全体の構成 Fig. 6 Diagram of the designed vision chip system.

インタフェースとしては,画像から特徴量を抽出する ための総和出力ユニットや,初期化やモニタリングの ための列並列入出力ユニットを備える.外部システム との通信はパラレル I/O インタフェースを通して共有 メモリ型で行う.

現在これらの各機能は,FPGA を用いて実現して いる.コントローラに必要とされる処理演算機能など はアプリケーションによっても大きく異なり,ソフト ウェア資産の蓄積も未だ十分ではないため設計初期の 段階から完全に固定することは困難であるが,インシ ステムプログラミングが可能なデバイスを用いること で,命令セットアーキテクチャの拡張などを順次行っ ていくことや,異なるバージョンのビジョンチップへ の対応などが可能となった.

4.2 入出力インタフェース

4.2.1 総和出力ユニット

処理結果出力におけるボトルネックを取り除くため には,2次元パターン情報をそのまま取り出さず,アプ リケーションが必要とする特徴量のレベルまで圧縮し た形で情報を取り出すことが有効である.画像から抽 出される特徴量として,ここでは特にロボットビジョ ンを主なアプリケーションと考え,ビジュアルサーボ などに有効な特徴量として像の面積や重心,分散など のモーメント情報を考える.これは画素ごとの重み付 けと画像全体の総和計算を組み合わせることで効率良



図7 総和出力ユニット Fig.7 Diagram of the summation unit.

く求められる.

総和出力回路の構成を図7に示す.画像をシフトし ながら順次出力し,外周PEからの出力を入力とする トリー型加算器によって計算された総和を累積してい く形で,画像全体の総和を計算する.

この方法では,画素数 $N \times N$ に対して O(N) のス テップ数を総和出力に要してしまうが,ビジョンチッ プとともに集積することを前提とした総和出力回路が 既に提案されており[12],今後のビジョンチップへの 実装が検討されている.これを採用することで画素数 の増加にも対応できると考えられる.

4.2.2 列並列入出力ユニット

ローカルメモリの初期化や画像のモニタリングを行 うため,ビジョンチップの外周 PE の入出力を通して 列並列に入出力を行う,列並列入出力ユニットを用意 した.これはバッファリングのためのメモリと,デー タバスとビジョンチップ側の入出力との間での幅の変 換を行うロジックを含んだユニットである.

総和出力ユニット,列並列入出力ユニットともSIMD パイプラインにより制御され,SPARSISの要請に基 づき,整数パイプラインとの間でフォワーディングパ スを設け,データハザードを回避している.

5. 試作システムと評価

5.1 システムの試作

以上で述べたアーキテクチャに基づいて,システム の試作を行った.コントローラの設計は Verilog-HDL で行い, Cadence 社の Verilog-XL によるシミュレー ションで論理動作を確認した.FPGA デバイスとして は XILINX 社の XC4062XLA を用い, XILINX 社の



(a) Main board (without a vision chip).



(b) The system with a vision chip mounted.

図 8 試作されたビジョンチップシステム Fig. 8 Photograph of the developed system board.

開発環境 Foundation にて論理合成,テクノロジマッ ピング,配置配線を行った.

回路規模はゲート数換算で約27000ゲートで,64×64 画素のS³PEビジョンチップと比較するとおよそ1割 弱である.これは将来的にビジョンチップとともにワ ンチップに集積することで,更なる小型化・高速化を 図ることも十分現実的な規模であると考えられる.

実装されたビジョンチップコントローラをビジョン チップとともにコンパクトなボード上に搭載したビ ジョンチップシステムの試作を行った.ビジョンチッ プとしては 24 × 24 画素を集積したテストチップ [9] を用いている.試作されたシステムの写真を図 8 に示 す.ビジョンチップはドータボードに実装し取り外し 可能とすることで,将来のビジョンチップの変更にも 対応可能とした.

5.2 試作システムの動作実験

5.2.1 基本性能

試作されたビジョンチップシステムの動作を確認す るため,動作実験を行った.その結果,ビジョンチッ プも含めたシステム全体でクロック周波数40 MHz で

表 1 各処理の実行時間 Table 1 Execution time of sample programs.

program	$_{\rm steps}$	(time)
dilation, erosion (binary)	5	$(0.5 \ \mu s)$
4-neighbor x, y edge (binary)	9	$(0.9 \ \mu s)$
4-neighbor smoothing $(4 bit)$	59	$(5.9 \ \mu s)$
4-neighbor smoothing (8 bit)	99	$(9.9 \ \mu s)$
0th moment ^{*1} (binary input)	55	$(5.5 \ \mu s)$
1st moment ^{*1} (binary input)	275	$(27.5 \ \mu s)$
center of gravity ^{*1} (binary input)	605	$(60.5 \ \mu s)$

 *1 For 24 × 24 pixels.

表2 試作システムの諸元

Table 2 Specification of the developed system.

System clock frequency	$40 \mathrm{MHz}$	
Temporal resolution of control-	100 ns	
ling vision chip		
Equivalent gate count for the vi-	$\cong 27000$	
sion chip controller		
Program memory (external)	$32b \times 32 \mathrm{kword}$	
Data memory (external)	$32b \times 32 \mathrm{kword}$	
Main board size	$140\times123\mathrm{mm}$	
Power supply	3.3 V, 5 V	

動作することを確認した.ビジョンチップのインスト ラクションレートはその 1/4 の 10 MHz であるため, 100 ns の時間分解能で完全に実時間性を保ったビジョ ンチップの制御が実現できる.これは,これまで我々 が応用システム開発に用いてきたスケールアップモデ ル[13] のインストラクションレートと比較して 100 倍 以上高速な値である.例えば A-D 変換を行う際には, 入力光の蓄積時間を 1 ms としてその 1/10000 の分解 能で各サンプリングのタイミングを任意にスケジュー ルすることができる.

主な処理のステップ数及び実行時間を表 1 に示す. 基本的なフィルタリング処理は数 μ sのオーダで実行 でき,従来システム[13]と比較して,100倍程度の高 速化が実現されている.また,処理全体に占める割合 の大きい特徴抽出処理については,従来は1フレーム 時間の半分である 500 μ sを費して画像を出力した後 DSP で逐次的に重心を計算していたのに対し,本シ ステムではモーメント計算のような大域的な特徴量抽 出もシステム内で数~数十 μ s で行うことが可能であ る.アプリケーションシステムへは数ワードの特徴量 を転送するだけですみ,出力時のボトルネックを大幅 に改善できているといえる.

試作システムの諸元を表 2 にまとめる. 5.2.2 処理の記述例 ビジョンチップシステムを用いた視覚処理の記述例 repeat forever

integer AD_convert_result = 0; integer feature_value;

// A/D Conversion

Reset_PD;

repeat (grayscale_level - 1) times Wait_to_adjust_timing; AD_convert_result += Read_PD_output; endrepeat

// Image Processing
Do_some_processing(AD_convert_result);
feature_value = Feature_extract(AD_convert_result);

Synchronize_and_write_result(*feature_value*); endrepeat

図9 処理の記述例

Fig. 9 Sample description of an algorithm for the vision chip system.



Fig. 10 Image sequences with early visual processing.

を図 9 に示す.内側の repeat ループで A-D 変換を 行い,その結果を処理して特徴抽出し,最後に共有メ モリを介して外部システムに結果を伝えている例であ る.例えばこの中で,A-D 変換時のウェイト時間を可 変とすることで,目的や環境の変化に応じた PD の動 的な制御も実現可能である.

5.2.3 視覚処理実験

ビジョンチップシステムに光学系を取り付け,撮像



図 11 重心検出実験結果 Fig.11 Center of gravity of a moving target.

と視覚処理の実験を行った.現在用いているビジョン チップは感度が低いことがわかっているため,撮影対 象は白熱電球の前方を遮光し,その中央に三角形の穴 を空けて拡散用の白い紙を貼ったものを用いた.

1kHzのフレームレートでの撮像と2値化,エッジ 検出を行った結果を図10に示す.処理結果の表示は 30msごとに行っている.また,特徴抽出の例として高 速で移動する対象の1msごとの重心検出結果を図11 に示す.このように得られる情報を用いて,例えばア クティブビジョンを制御し高速な対象追跡を実現する といったことが可能である[14].

6. む す び

本論文では,汎用ビジョンチップを用いた実時間視 覚処理システムのアーキテクチャと試作システムに ついて述べた.本システムを用いることで,ビジョン チップを様々な分野に応用していくことが可能となり, また接続する外部システムによらずに安定した動作環 境をビジョンチップに提供できる.

ビジョンチップの応用面からは,スケールアップ モデルを用いて既に様々な研究が進められており [13],[15],[16],その有効性が示されている.今後そ のような分野へ実際にビジョンチップを適用していく ことが可能となるだけではなく,これまで特にインス トラクションレートやその実時間性といった面で実現 不可能であった新たな応用がひらけると期待できる. 今後,実際の応用からのフィードバックを取り入れな がら,より実用的なシステムの実現を目指していく予 定である.

文 献

- A. Moini, Vision Chips, Kluwer Academic Publishers, Norwell, 2000.
- [2] 小室 孝,鈴木伸介,石井 抱,石川正俊,"汎用プロセッシングエレメントを用いた超並列・超高速ビジョンチップの設計",信学論(D-I),vol.J81-D-I, no.2, pp.70-76, Feb. 1998.
- [3] Y. Fujita, S. Kyo, N. Yamashita, and S. Okazaki, "A 10 GIPS SIMD processor for PC-based realtime vision applications," 4th IEEE Int. Workshop on Computer Architecture for Machine Perception (CAMP'97), pp.22–32, 1997.
- [4] 井上博允, "リアルタイムビジョンとその応用,"日本ロ ボット学会誌, vol.13, no.3, pp.306-310, 1995.
- [5] R. Cypher and J.L.C. Sanz, The SIMD Model of Parallel Computation, Springer-Verlag, New York, 1994.
- [6] R. Forchheimer and A. Åström, "Near-sensor image processing: A new paradigm," IEEE Trans. Image Processing, vol.3, no.6, pp.736–746, 1994.
- [7] T.M. Bernard, Y. Zavidovique, and F.J. Devos, "A programmable artificial retina," IEEE J. Solid-State Circuits, vol.28, no.7, pp.789–798, 1993.
- [8] M. Ishikawa, K. Ogawa, T. Komuro, and I. Ishii, "A CMOS vision chip with SIMD processing element array for 1 ms image processing," 1999 ISSCC, pp.206– 207, 1999.
- [9] 小川一哉,小室 孝,石井 抱,石川正俊,"S³PE アー キテクチャに基づくデジタルビジョンチップとその高集積 化",信学技報,ICD99-4,1999.
- [10] D.A. Patterson and J.L. Hennessy, コンピュータ・アー キテクチャ, 日経 BP 社, 東京, 1992.
- [11] 川口貴裕,藤原 崇,坂本勝人,天野英晴, "マルチプロ セッサ ASCA 用カスタムプロセッサ MAPLE," 信学技 報, CPSY98-49, 1998.
- [12] 小室 孝,中坊嘉宏,石井 抱,石川正俊,"デジタルビ ジョンチップのためのモーメント抽出アーキテクチャ",信 学技報,PRMU99-51, 1999.
- [13] 中坊嘉宏,石井 抱,石川正俊,"超並列・超高速ビジョンを用いた1ms ターゲットトラッキングシステム"日本 ロボット学会誌,vol.15, no.3, pp. 417–421, 1997.
- [14] 鏡 慎吾,小室 孝,石井 抱,石川正俊,"超並列ビジョンチップシステムを用いた高速ロボットビジョン",日本機 械学会ロボティクス・メカトロニクス講演会'00, pp.1A1-50-73, 2000.
- [15] 大脇崇史,中坊嘉宏,並木明夫,石井 抱,石川正俊, "視触覚モダリティ変換を用いたリアルタイム実環境仮 想接触システム",信学論(D-II),vol.J81-D-II, no.5, pp.918-924, May 1998.
- [16] 並木明夫,中坊嘉宏,石井 抱,石川正俊, "高速センサ フィードバックを用いた感覚運動統合把握システム",第4 回ロボティクスシンポジア,pp.1-6,1999.

(平成 12 年 8 月 25 日受付, 12 月 22 日再受付)



鏡 慎吾

平10東大・工・計数卒.平12同大大学 院修士課程了.現在,同大学院工学系研究 科計数工学専攻博士課程在学中.ビジョン チップシステム,実時間情報処理の研究に 従事.



小室 孝

平 8 東大・工・計数卒. 平 13 同大大学 院博士課程了.現在,科学技術振興事業団 研究員.ビジョンチップのアーキテクチャ, デバイスの研究に従事.工博.平 12 LSI IP デザイン・アワード IP 優秀賞受賞.



石井 抱

平4 東大・工・計数卒.平6 同大大学院 修士課程了,同大工学系研究科計数工学専 攻助手を経て,平12 東京農工大学工学部 講師,現在に至る.工博.ビジョンチップ, センサ並列情報処理,ロボット制御システ ムの研究に従事.平10 日本ロボット学会

論文賞,平 11 同学術奨励賞,平 12 LSI IP デザイン・アワード IP 優秀賞各受賞.



石川 正俊 (正員)

昭 52 東大・工・計数卒.昭 54 同大大学 院修士了.同年,通産省工業技術院製品科 学研究所に入所.平1東大・工・計数助教 授,現在,同大大学院情報理工学系研究科 システム情報学専攻教授.生体の情報処理 機構の回路モデル,超並列・超高速ビジョ

ン,光コンピューティング,センサフュージョン等の研究に従 事.工博.昭 59 計測自動制御学会論文賞,昭 63 工業技術院長 賞,平1 応用物理学会光学論文賞,平 10 高度自動化技術振興 賞(本賞),平 10 日本ロボット学会論文賞,平 11 日本機械学 会ロボティクス・メカトロニクス部門学術業績賞,平 11 櫻井 健二郎氏記念賞,平 12 LSI IP デザイン・アワード IP 優秀賞 各受賞.